

专业：_____
 年级：_____
 学院：_____
 姓名：_____
 学号：_____

国防科技大学 2022—2023 学年秋季学期

《数字电路与逻辑设计》考试试卷（A）卷

考试形式： 闭卷 考试时间： 120 分钟 满分： 100 分。

题 号	一	二	三	四	五	六	总 分	核分
得 分								
评阅人								

注意：1、所有答题都须写在此试卷纸密封线右边，写在其它纸上一律无效。
 2、密封线左边请勿答题，密封线外不得有姓名及相关标记。

得分

一、填空题（共 8 小题，每空 1 分，共 15 分）

- 1、D 触发器的特性方程为 $Q^{n+1} =$ _____。
- 2、 $(8C)_{16} = (\rule{1.5cm}{0.4pt})_8$ ； $(3D.BE)_{16} = (\rule{1.5cm}{0.4pt})_{10}$ 。（保留小数点后三位）
- 3、JK 触发器处于翻转状态时， $J =$ _____， $K =$ _____。
- 4、电路如图 1(a)~(f)所示，试写出其逻辑函数的表达式。




图 1

- (a) $F_1 =$ _____； (b) $F_2 =$ _____； (c) $F_3 =$ _____；
 (d) $F_4 =$ _____； (e) $F_5 =$ _____； (f) $F_6 =$ _____；

- 5、已知某 12 位 ADC 的最小分辨电压为 2mV，采用四舍五入的量化方法，若输入电压为 5.338V，则输出数字量为()₂。
- 6、逻辑函数 $F = A + \overline{B + \overline{C}}(A + \overline{B} + C)(A + B + C)$ 化为最简与或式：_____。
- 7、由 2 片 T4161（具有“异步清零、同步置数”功能的四位同步二进制加法计数器）组成的同步计数器如图 2 所示，则当 CP 的频率为 20kHz 时，Y 的频率为_____Hz。




图 2


- 8、在 Verilog HDL 程序中，如果输入、输出变量的数据类型缺省，则默认为它们的数据类型是_____型。（wire 或 reg）

得分

二、选择题（共 15 小题，每小题 2 分，共 30 分）


- 1、设 A、B 为逻辑门的两个端入端，Y 为输出。已知 A、B 和 Y 的波形如下图所示，则该门电路执行的是_____逻辑操作。

- (1) 与
(2) 与非
(3) 或
(4) 或非



- 2、CMOS 逻辑门电路如下图所示，该门电路实现的逻辑功能为_____。

- (1) 与门
(2) 或门
(3) 与非门
(4) 或非门




- 3、在下图中， Q^{n+1} 的表达式为_____。

- (1) $Q^{n+1} = Q^n + \bar{A} \cdot \overline{Q^n}$

$$(2) Q^{n+1} = Q^n + A \cdot \overline{Q^n}$$

$$(3) Q^{n+1} = \overline{Q^n} + A \cdot Q^n$$

$$(4) Q^{n+1} = \overline{Q^n} + \overline{A} \cdot Q^n$$



4、4 变量逻辑函数最小项 $\overline{A}\overline{B}C\overline{D}$ 的逻辑相邻项为_____。

- (1) $ABCD$ (2) $A\overline{B}\overline{C}\overline{D}$ (3) $\overline{A}\overline{B}\overline{C}\overline{D}$ (4) $AB\overline{C}D$


5、下图所示由 555 定时器组成的施密特触发器，它的回差电压为_____。

$$(1) \frac{1}{3}V_{DD}$$

$$(2) \frac{1}{2}V_{DD}$$

$$(3) \frac{2}{3}V_{DD}$$

(4) 与电路参数有关



6、在 Verilog HDL 中，已知 $a=3'b100$ ， $b=5'b11010$ ，那么 $\{a, b\} =$ _____。

- (1) $5'b10011$ (2) $5'b11010$ (3) $8'b10011010$ (4) $8'b01100101$

7、5 位 DAC 的分辨率可以表示为_____。

- (1) 32 (2) 10 (3) $1/32$ (4) $1/31$

8、已知函数 $L(A, B, C, D) = (\overline{A} + D)(B + \overline{D})(A + B)$ ，则函数 L 的最简与-或表达式为_____。

- (1) $\overline{A}B + B\overline{D}$ (2) $\overline{A}B + BD$ (3) $\overline{B}(\overline{A} + D)$ (4) $B(\overline{A} + D)$


9、下图所示电路中，设三极管工作在开关状态，该电路实现的逻辑功能为_____。

$$(1) F = \overline{A}B$$

$$(2) F = A\overline{B}$$

$$(3) F = \overline{A} + B$$

$$(4) F = A + \overline{B}$$



10、输入时钟频率为 4096Hz，要得到 1 Hz 的定时信号，至少需要_____个触发器。

- (1) 12 (2) 16 (3) 13 (4) 4096

11、以下触发器全部都具有计数功能的是_____。

- (1) JK 触发器、D 触发器、T 触发器 (2) D 触发器、T 触发器、T' 触发器

- (3) JK 触发器、T 触发器、T' 触发器 (4) T' 触发器、D 触发器、T 触发器

12、下列 Verilog HDL 标识不合法的是_____。

- (1) 16#OFA# (2) CLR_RESET (3) _01stu (4) _\$write

13、下列说法正确的是_____。

- (1) DRAM 存储的信息掉电不丢失

- (2) DRAM 不用刷新电路

(3) SSRAM 需要刷新电路

(4) ROM 存储的信息掉电不丢失

14、_____可将变化缓慢的输入信号变换为矩形脉冲信号。

(1) 单稳态电路 (2) 施密特触发器 (3) 触发器 (4) 锁存器

15、一个四位二进制码减法计数器的起始值为 1001，经过 100 个时钟脉冲作用之后的值为_____。

(1) 1101 (2) 0101 (3) 1110 (4) 0111

得分

三、综合题一 (10 分)

用与非门构成的门控 SR 锁存器如图 3(a)所示，设锁存器的初始状态为 $Q=1$ ，输入 E 和 S 、 R 的逻辑电平波形如图 3(b)所示，试在图 3 (b) 中画出输出端 Q 对应的波形。





图 3 (a)



3 (b)

得分

四、综合题二 (10 分)

使用 Verilog 语言设计图 4 所示的 10 进制加法计数器，其中 LD 端口为低电平有

效的异步置数控制端，Carry 为进位输出端口，cp 为时钟脉冲。请对空白区域代码补充完整。




图 4 10 进制计数器

```
module count_16(CP, LD, D, Q, Carry)
```

```
    input CP, LD;
```

```
    input [3:0] D;
```

```
    output reg [3:0] Q;
```

```
    output Carry;
```


```
    assign Carry = (Q==4'd15);
```

```
endmodule
```

得分

五、综合题三（15 分）

分析下图所示的同步时序逻辑电路。要求写出完整的分析步骤，包括三大方程、状态转换表、状态转换图（可不画时序图），并说明电路功能。假设电路的初始状态为“000”。



得分

六、综合题四（20 分）

利用 ROM 构成的任意波形发生器电路如下图所示，改变 ROM 的内容，即可改变输出波形。（1）写出输出 v_o 关于输入数字信号 $D_3D_2D_1D_0$ 的表达式；（2）若 $R = R_f$ ， $R_{REF} = 1V$ ，当 ROM 的内容如表 1 所示时，计算 v_o 的数值，并画出输出 v_o 随 CP 变化的波形。




表 1

A_3	A_2	A_1	A_0	D_3	D_2	D_1	D_0	A_3	A_2	A_1	A_0	D_3	D_2	D_1	D_0
0	0	0	0	0	1	0	0	1	0	0	0	0	1	0	0
0	0	0	1	0	1	0	1	1	0	0	1	0	0	1	1
0	0	1	0	0	1	1	0	1	0	1	0	0	0	1	0
0	0	1	1	0	1	1	1	1	0	1	1	0	0	0	1
0	1	0	0	1	0	0	0	1	1	0	0	0	0	0	0
0	1	0	1	0	1	1	1	1	1	0	1	0	0	0	1
0	1	1	0	0	1	1	0	1	1	1	0	0	0	1	0
0	1	1	1	0	1	0	1	1	1	1	1	0	0	1	1

